90后教授！他，刚回国就登上Nature！

米测MeLab

2024-04-15

特别说明：本文由米测技术中心原创撰写，旨在分享相关科研知识。因学识有限，难免有所疏漏和错误，请读者批判性阅读，也恳请大方之家批评指正。

原创丨彤心未泯（米测 技术中心）

编辑丨风云

与多晶半导体相比，非晶半导体具有固有的成本效益、简单性和统一的制造能力。传统的非晶氢化硅在电性能方面存在不足，因此需要探索新材料。高迁移率非晶n型金属氧化物（例如a-InGaZnO）的创建及其与薄膜晶体管(TFT)的集成推动了现代大面积电子和新一代显示器的进步。

然而，非晶半导体的推广仍存在以下问题：

1、寻找与n型金属氧化物对应的p型材料存在巨大挑战

尽管非晶n型金属氧化物推动了半导体技术的发展，但是寻找可比的p型对应物阻碍了互补金属氧化物半导体(CMOS)技术和集成电路的进步。

2、高迁移率非晶p型氧化物半导体主要障碍在于价带最大值态

当前的障碍在于由各向异性氧2p轨道组成的高度局域化的价带最大值 (VBM)态。在传统的 p 型氧化物（如Cu₂O和SnO）中，VB轨道杂化赋予了良好的p型特性，但器件性能仍然受到限制。    

3、现有非晶p型材料的性能改进仍存在稳定性、合成复杂、不均匀等问题

虽然使用非晶氢化硅进行经济高效的大面积生产是一种可行的选择，但其低场效应空穴迁移率限制了其现代应用；低温多晶硅存在复杂的工艺流程、晶界的不均匀性以及大规模生产的挑战；有机化合物、金属卤化物和低维纳米材料仅以结晶形式表现出最佳性能，且具有稳定性低、合成过程复杂、大面积不均匀性和缺乏工业兼容性等固有局限性。

有鉴于此，电子科技大学刘奥、朱慧慧和浦项科技大学Yong-Young Noh等人介绍了非晶p型半导体的开创性设计策略，将高迁移率碲纳入非晶碲低氧化物基体中，并展示了其在高性能、稳定的p沟道TFT和互补电路中的实用性。理论分析揭示了具有浅受主态的碲5p能带的离域价带，从而实现了过量的空穴掺杂和传输。硒合金化抑制了空穴浓度并促进了p轨道连接，实现了高性能p沟道TFT，其平均场效应空穴迁移率约为15 cm² V^-1 s^-1，开/关电流比为10⁶ ~10⁷，在偏置应力和环境老化下具有晶圆级均匀性和长期稳定性。这项研究代表了以低成本和行业兼容的方式建立商业上可行的非晶p 沟道TFT 技术和互补电子器件的关键一步。    

技术方案：

1、表征了非晶硒合金Te-TeO_x的结构

作者采用热蒸发法沉积非晶 Te-TeO_x薄膜，通过XRD、HRTEM、XANES及XPS多种表征手段证实了薄膜的非晶结构。

2、利用DFT探索非晶Te-TeO_x的能带结构和电性能

作者进行了DFT计算，探索了非晶Te-TeO_x的能带结构和电性能，表明整个非晶网络中空间分散和渗滤的Te-5p轨道，以及Te-TeO_x中足够数量的Te，有助于分散的 VBM。

3、探究了Te-TeO_x的电学特性

作者评估基于Te-TeO_x的半导体在电子设备应用中的潜力，表明Se 掺杂后 TFT 性能显着提高，还深入研究了 Se 态及其掺杂对非晶混合系统电性能的影响，强调了Se合金 Te-TeO_x半导体的可加工性和可扩展性。

4、展示了基于Se合金Te-TeO_x的集成CMOS电路

为了证明Se合金Te-TeO_x与现有n型金属氧化物技术的兼容性，作者集成了各种互补逻辑器件，包括反相器、与非门和或非门。

技术优势：    

1、开创性地提出了非晶p型半导体的设计策略

作者提出了一种设计非晶p型半导体的方法，其中涉及非晶碲低氧化物基体（Te-TeO_x，0     <x≤2）内的高迁移率碲混合相。< span>     </x≤2）内的高迁移率碲混合相。<>

2、展示了非晶p型半导体在TFT和互补电路中的实用性

作者展示了硒合金化抑制了空穴浓度并促进了p轨道连接，实现了高性能p沟道TFT，获得了高平均场效应空穴迁移率，高开/关电流比以及长期稳定性。

技术细节

结构表征

作者采用热蒸发法，蒸发TeO₂粉末，然后在225 ℃的环境条件下进行低温退火，沉积非晶 Te-TeO_x薄膜。XRD图谱显示了热退火前后沉积薄膜的典型非晶特征，HRTEM和衍射分析证实了其类非晶性质，没有显示出可察觉的晶域或长程有序。这种非晶态和短程无序微观结构与之前对蒸发氧化碲的观察结果一致。沉积薄膜的Te K边X射线吸收近边结构(XANES)光谱表现出类似于Te和TeO₂参考光谱特征的混合物的特征，平均Te:TeO₂组成比约为 4:6。EXAFS的傅里叶变换(FT)清楚地显示较短Te-O₁键略有减少，较长的Te-O₂和Te-O-Te长程有序性急剧减少。氧空位的产生破坏了Te-O₂的桥键，Te的欠配位导致Te-O-Te长程有序性丧失，形成非晶结构。XPS分析进一步证实了多种成分，复合膜可能由Te-TeO_x的混合相组成。    

图  非晶硒合金Te-TeO_x的结构表征

原子和电学结构

利用从XANES/EXAFS结果获得的见解以及从X射线反射率分析获得的约 5.6 g/cm³的薄膜密度，作者进行了DFT计算，以探索非晶Te-TeO_x的能带结构和电性能。对于化学计量非晶TeO₂，VBM主要由局域O 2p态组成，表明p型特征较差。对于非化学计量非晶Te-TeO_x，DFT中生成的径向分布函数（RDF）表明长Te-O₂键的减少，生成的原子结构包含各种Te-Te键以及与氧的欠配位Te原子。Te与氧的平均配位数计算为2.5。电子态密度（DOS）表明，VBM主要是O-2p 态上方部分占据的Te-5p 缺陷带。Te-5p态主要源自Te-TeO_x中的Te，充当空穴传输通道并充当浅受体。整个非晶网络中空间分散和渗滤的Te-5p轨道，以及 Te-TeO_x中足够数量的 Te，有助于分散的 VBM。    

图  原子和电学结构

电学特性

为了评估基于Te-TeO_x的半导体在电子设备应用中的潜力，作者通过在包含Ni源/漏电极的100 nm SiO₂电介质上沉积薄膜来制造底栅、顶接触TFT。原始的Te-TeO_x TFT表现出典型的p沟道行为，平均μ_h为4.2 cm² V^-1 s^-1，开/关电流比(I_on/I_off)约为10⁴。Se 掺杂后 TFT 性能显着提高，平均μ_h约为15 cm² V^-1 s^-1，I_on/I_off约为10⁷。接着，作者深入研究了 Se 态及其掺杂对非晶混合系统电性能的影响，表明Se 合金可以减少空 5p 受主态的数量，从而减少整体空穴电导率。随后，作者强调了Se合金 Te-TeO_x半导体的可加工性和可扩展性。    

图  100 nm SiO₂电介质上非晶p沟道Se合金Te-TeO_x TFT的电学特性

集成CMOS电路

最后，为了证明Se合金Te-TeO_x与现有n型金属氧化物技术的兼容性，作者集成了各种互补逻辑器件，包括反相器、与非门和或非门。逆变器采用n沟道 In₂O₃和p沟道Se合金Te-TeO_x TFT，表现出具有快速电压转换的全摆幅特性。在20 V电源电压 (VDD) 下获得高电压增益，该逆变器还具有高噪声容限，表明级联集成电路应用对噪声和输入信号变化具有强大的耐受性。为了实现更低的电流水平，未来的工作重点是减少电源、缩小TFT尺寸以及调整Se合金Te-TeO_x的起始电压TFT至约0 V。    

图  100 nm HfO₂电介质上的集成CMOS电路

总之，作者通过可扩展的热蒸发方法，使用非晶混合相Te-TeO_x半导体展示了高性能稳定的p沟道TFT。所提出的Se合金Te-TeO_x 比报道的新兴非晶 p 型半导体表现出优越性，表现出出色的电性能、成本效益、高稳定性、可扩展性和可加工性。混合相策略引入了一种设计新一代稳定非晶p型半导体的新方法，有望开创半导体器件的研究课题，促进高性价比、大面积、稳定、灵活的互补电子器件和电路的实现和商业化。

参考文献：

Liu, A., Kim, YS., Kim, M.G. et al. Selenium alloyed tellurium oxide for amorphous p-channel transistors. Nature (2024). 

https://doi.org/10.1038/s41586-024-07360-w