北京大学，再发Nature Materials！
米测MeLab
2025-03-05
研究背景
器件架构和材料的创新促进了晶体管的小型化，从而提高了性能、能效和集成密度。在可预见的埃级节点，基于二维（2D）半导体的门控全环绕（GAA）场效应晶体管将提供出色的电场栅控性，实现最终的功率缩放和性能提升。然而，一个主要的瓶颈在于二维GAA异质结构与原子平滑且符合的界面可扩展集成。鉴于此，北京大学彭海琳教授、邱晨光研究员、谭聪伟以及彭练矛院士等人在“Nature Materials”期刊上发表了题为“Low-power 2D gate-all-around logics via epitaxial monolithic 3D integration”的最新论文。本文报道了一种通过低温单片三维集成实现的晶圆级多层堆叠单晶二维GAA结构，其中高迁移率二维半导体Bi2O2Se通过高-κ分层本征氧化物介质Bi2SeO5外延集成，具有原子平滑的界面，能够实现280 cm² V⁻¹ s⁻¹的高电子迁移率和62 mV dec⁻¹的接近理想的亚阈值摆幅。 缩放后的二维GAA场效应晶体管具有30纳米的栅长，展现出0.5 V的超低操作电压，超过1 mA μm⁻¹的高导通电流，1.9 ps的超低本征延迟，以及1.84 × 10⁻²⁷ Js μm⁻¹的能量-延迟积。该工作展示了一种晶圆级二维材料基GAA系统，具有有效的性能和功率优势，展现了超越硅的单片三维电路的广阔前景。
研究亮点
- 实验首次实现了高迁移率的二维Bi2O2Se与高κ介电材料Bi2SeO5的GAA异质结构。
- 通过低温M3D集成策略，将单晶Bi2SeO5高κ介电层原子平整地包覆在Bi2O2Se纳米片上，形成具有晶格匹配的范德华界面。
- 实验通过层层集成的方法，成功实现了具有亚0.3 nm EOT的二维GAA Bi2O2Se/Bi2SeO5系统。
- 在此结构上，制造了基于二维Bi2O2Se/Bi2SeO5 GAA异质结构的二维GAAFET器件，显示出低界面陷阱密度（~2 × 10¹¹ cm⁻² eV⁻¹），高电子迁移率（>280 cm² V⁻¹ s⁻¹），接近理想的亚阈值摆幅（<62 mV dec⁻¹）及良好的开关比（>10⁸）。
- 实验结果表明，二维GAAFET器件在0.5 V操作电压下，器件具有较低的固有延迟和能量-延迟积（EDP）为1.9 ps和1.84 × 10⁻²⁷ Js μm⁻¹，且在低于1 V的电源电压下多种低功耗逻辑单元能够实现逻辑运算。
图文解读
图1.2D Bi2O2Se/Bi2SeO5 GAA异质结构的外延M3D集成图2.2D Bi2O2Se/Bi2SeO5 GAAFET的电子特性和综合比较图3.具有气隙结构的短通道2D Bi2O2Se/Bi2SeO5 GAAFET的结构细节、电子特性和综合基准测试图4.低功耗2D Bi2O2Se/Bi2SeO5 GAA逻辑
结论展望
总之，本研究报告了一种基于二维材料的多层堆叠GAA结构，通过外延M3D集成克服了硅基纳米技术的功率缩放限制。凭借原子平整的界面和超小的等效氧化层厚度（EOT），所制备的二维Bi2O2Se/Bi2SeO5 GAAFET展示了有效的栅极效率、优异的性能以及可靠性优势。通过采用这种优异的外延策略，预计未来将在M3D集成中实现二维互补GAAFET和二维多桥通道FET。然而，研究表明，二维GAAFET在性能和能效方面与商业硅基晶体管相当，因此成为angstrom技术节点后硅集成的有前景候选方案。 Tang, J., Jiang, J., Gao, X. et al. Low-power 2D gate-all-around logics via epitaxial monolithic 3D integration. Nat. Mater. (2025). https://doi.org/10.1038/s41563-025-02117-w
