复旦大学， Nature Electronics！

米测MeLab

2025-05-16

研究背景

二维半导体是一类具有原子级厚度的材料，因其独特的物理与电学性质，被广泛应用于新一代高性能电子器件、逻辑电路和柔性电子等领域。与传统的硅基材料相比，二维半导体具有优异的短沟道控制能力、低功耗和易于异质集成等优势，特别适用于晶体管中沟道长度和接触长度不断缩小的超缩工艺节点。

然而，在推进二维晶体管极限尺寸缩小的过程中，也面临诸多挑战。例如，接触金属的物理尺寸限制了有效小尺寸接触的形成，当接触长度小于转移长度时，会引发电流拥挤效应，导致接触电阻急剧上升，从而严重影响器件性能和稳定性。

在此，复旦大学周鹏教授、王水源研究员等人在“Nature Electronics”期刊上发表了题为“Channel and contact length scaling of two-dimensional transistors using composite metal electrodes”的最新论文。该团队设计并制备了一种金/钛/镍复合金属电极，成功实现了二维二硫化钼晶体管接触长度与沟道长度同步缩小至约30nm，整体接触栅距（CPP）控制在约60nm以内。

镍材料细小且均匀的晶粒结构增强了图形保持能力，使得接触金属在极限缩小时仍保持完整性，而复合结构则有效降低了接触电阻。通过合理调控电极结构和沉积策略，器件展现出优异的性能指标，包括超过10⁸的开关比、约300μAμm⁻¹的导通电流及低至1pAμm⁻¹的关断电流。

此外，研究人员还构建了具有高度一致性的二维晶体管阵列，并成功实现其在先进逻辑电路中的集成应用。该研究为未来超缩尺度电子器件的设计与制造提供了关键技术路径和理论依据。

研究亮点

（1）实验首次在二维半导体晶体管中实现了60 nm接触栅距（CPP）的全面缩小，成功将接触长度（Lc）与沟道长度（Lch）同时缩小至约30 nm，并将转移长度（LT）控制在30 nm以下。为了突破传统接触金属尺寸限制及其引发的电流聚集问题，研究人员首次引入金/钛/镍复合金属作为接触电极，实现了极限接触尺寸的形貌保持与低接触电阻兼顾。

（2）实验通过优化接触金属的沉积策略，利用镍的细小均匀晶粒结构和多金属协同效应，减小了接触电阻（Rc），有效抑制了电流聚集效应，实现了高性能晶体管的构建。

① 器件性能方面，该MoS₂晶体管展现出优异的电学特性，包括导通电流约为300 μA μm⁻¹、关断电流低至约1 pA μm⁻¹，以及超过10⁸的高开关比，性能超越现有等效硅技术。

② 批量制备方面，研究人员进一步构建了二维材料晶体管阵列，在关键性能指标如导通电流与阈值电压等方面表现出较低的器件间差异，表明工艺具有良好的均一性与稳定性。

③ 集成应用方面，这些极限缩小的二维器件被成功整合进先进逻辑电路中，验证了其在未来低功耗、高密度集成电子技术中的应用潜力。

图文解读

图1.Au/Ti/Ni和Ni/Au接触电极的比较

图2.CPP全面缩放至60纳米

图3.缩放2D FET阵列的电气特性（Lch =Lc = 30 nm）

图4.缩放逻辑门电路的演示（Lch =Lc = 30 nm）

总结展望

二维半导体材料，特别是单层MoS₂，在应对传统硅基晶体管尺寸缩小所带来的短沟道效应方面展现出独特优势，成为实现极限器件缩放的有力候选。然而，器件性能瓶颈正逐渐从沟道转向接触区，接触长度（Lc）与转移长度（LT）的缩放成为决定器件性能的关键因素。

作者通过设计Au/Ti/Ni复合金属电极，兼顾了形貌保持性与低接触电阻，成功将CPP缩小至60nm，同时维持优异的器件性能。这不仅证明了复合电极策略在纳米尺度下的有效性，也为低功耗、高集成密度逻辑器件的发展提供了新路径。更重要的是，该成果展示了二维材料在先进集成架构（如3D IC和chiplet）中的实际应用潜力，为下一代电子器件的构建提供了坚实的材料与工艺基础。

原文详情：

Chen, S., Wang, S., Liu, Z. et al. Channel and contact length scaling of two-dimensional transistors using composite metal electrodes. Nat Electron (2025). 

https://doi.org/10.1038/s41928-025-01382-6