中国科大蔡洪冰，南洋理工高炜博，Nature Electronics！

纳米人

2025-07-03

研究背景

二维（2D）半导体由于其原子厚度和优异的电学和光学特性，是一种很有前景的半导体材料，可用于晶体管的持续缩放。目前，在高通量电子制造中如何实现良好均匀性和高成品率是将2D电子从实验室过渡到工业规模集成电路的关键挑战。这通常由于器件制造过程中在2D半导体表面引入化学物质和聚合物残留所导致，这些污染物作为散射或掺杂效应的来源，会随机破坏了2D沟道材料的电性能，从而降低了大面积电子器件的均匀性和良率。

图案化技术（将大面积薄膜划分为独立的功能单元）是实现复杂逻辑功能和先进集成电路的关键工艺和先决条件。目前，2D材料的图案化工艺依赖于传统的制造技术，例如光刻制作掩模和反应离子蚀刻（RIE）获得图案。然而，尽管这些技术对于块体材料是足够可靠的，但它们却是二维材料器件制造中表面污染的主要来源。具体而言，二维材料精细表面上的光刻胶掩膜残留或化学试剂引入会降低其电学和光学性能，等离子体处理聚合物掩膜过程中的交联效应会进一步加剧这一问题，给大规模2D电子器件的均匀性、可重复性和良率带来挑战。

为了解决这一难题，过去在优化掩膜或升级图案化方式方面已经投入了相当大的努力，以尝试减少二维材料表面的化学物质和聚合物的残留，从而最大限度地减少图案化过程带来的损害。例如，在光刻胶掩膜和2D沟道之间引入缓冲层以提高掩膜的去除效率。然而，这种湿法工艺并不能完全消除化学试剂和聚合物的残留，导致未能获得本征清洁的二维表面。另外，直接激光图案化技术和扫描探针图案化技术可以用来直接蚀刻2D材料，从而避免使用光刻胶掩膜。然而，诸如高能激光聚焦在二维材料中引起的热积累和晶圆尺度图案的高耗时等问题阻碍了它们在大规模集成电路中的应用。

研究亮点

为了解决这一难题，取灵感于历史上的活字印刷技术和现代纳米压印技术，新加坡南洋理工大学高炜博（Weibo Gao）教授团队，中国科学技术大学蔡洪冰研究员团队联合开发了一种金属印章直接压印的方法，用于圆片级二维材料的无残留图案化。将预先设计好的三维（3D）金属印章直接压印在2D材料表面，以形成部分物理接触和部分悬空（非接触）的界面结构。其中，在局部接触区域，金属-二维材料界面的强相互作用确保了二维材料可以被金属从衬底上剥离；而在非接触区域，二维材料完好无损地保留在衬底上以形成图案化的2D独立阵列。该物理图案化过程避免了使用任何光刻胶和化学试剂，使二维材料的晶圆级，快速和高质量的图案化成为可能。随后，研究人员展示了该方法直接压印化学气相沉积（CVD）生长二硫化钼（MoS2），以及应用于CVD二硒化钨（WSe2）和二硫化钨（WS2）薄膜等。通过光致发光（PL）光谱、拉曼光谱、原子力显微镜（AFM）和扫描透射电子显微镜（STEM）验证了所得二维阵列表面的原子洁净和高质量。进一步，研究人员制作了100个背栅MoS2场效应晶体管(FET)用于电学输运测量，相较于传统RIE方法制作的FET器件，这些器件表现出更好的电学性能和均匀性。最后，研究人员制备具有与工业制造工艺兼容的顶栅结构晶体管的晶圆级逻辑电路，在500个功能单元中获得了97.6%的良率。

图文导读

图1 |晶圆级二维材料的印章压印过程示意图。

图2|金属压印和传统蚀刻工艺制备的MoS₂阵列的表征。

图3|MoS₂阵列的电学特性。

图4|印章压印MoS₂阵列制备晶圆级逻辑电路。

结论展望

研究人员展示了一种使用3D金属印章对晶圆级2D材料进行图案化的无残留物理压印方法。用AFM， PL和STEM测量表征了印章图案MoS₂阵列的表面清洁度和光学质量与生长的本征晶体薄膜一致。研究表明，该方法可用于制造大规模晶体管和逻辑电路，具有更高的性能、均匀性（V_th标准误差降低了20倍）和良率（97.6%）。研究人员的方法提供了一种高通量的图案化技术，克服了传统方法与2D材料大规模图案化相关的污染问题，从而促进了均匀、高良率电子器件的生产。此外，研究人员预计，通过这种方法获得的具有清洁表面和边缘的2D阵列将有助于在转角moiré超晶格、限域二次生长、单片3D集成和二维材料工业化发展等领域的研究。

原文详情

Li, Z., Liu, X., Shi, J. et al. Residue-free wafer-scale direct imprinting of two-dimensional materials. Nat. Electron.  (2025). https://doi.org/10.1038/s41928-025-01408-z

文献链接：https://www.nature.com/articles/s41928-025-01408-z